研究背景

能够在高温下工作的柔性纳米级超低功耗晶体管是下一代集成电路(ICs)的基石，它可以在恶劣的环境中工作，并可以根据需要变形成任意形状。它们在许多领域都非常需要，包括航空航天，深钻和恶劣环境下的机器人。传统的耐高温集成电路主要基于碳化硅(SiC)晶体管。然而，SiC晶体管是刚性的，功耗相对较高，难以缩小到纳米尺度。MoS₂是一种层状2D半导体，能够通过机械剥离和化学气相沉积达到单原子层厚度。近年来，由于MoS₂具有优异的电学性能(高载流子迁移率，超低1/f噪声)，作为原子级超低功率高性能FET的沟道材料引起了人们的极大兴趣。MoS₂具有非凡的机械性能(高断裂应变)，也是柔性器件的有希望候选者。然而，MoS₂器件在高温环境中应用是具有挑战性的。当温度达到200 ℃时，MoS₂表面会形成大量的S空位，这些空位会吸附氧分子，导致材料掺杂，引起电学性能不稳定。在较高温度下(>300 ℃)，MoS₂会氧化，表面出现氧化坑，甚至急剧分解。高温缺陷严重影响了MoS₂器件的电学性能。因此，超高温下MoS₂器件的电学性质和工作机制仍然未被探索，并且报道的高温MoS₂ FET只能在相对较低的温度(通常≤350 ℃)下存活很短的时间(~70 s)。

成果介绍

有鉴于此，近日，清华大学尤政院士和华中科技大学李鹏教授（共同通讯作者）等报道了具有顶部/底部六方氮化硼(h-BN)封装和石墨烯电极的MoS₂场效应晶体管(FET)。在h-BN/h-BN结构的保护下，器件可以在比已有报道的MoS₂器件更高的温度(≥500℃)下存活，这为探索MoS₂器件在高温下的电学性能和工作机理提供了机会。与相对低温的情况不同，由于热发射载流子的注入，MoS₂ FET的开/关比和亚阈值摆幅在高温下表现出剧烈的变化。与金属电极相比，具有石墨烯电极的器件在高温下表现出优越的性能(电流开/关比大1倍，亚阈值摆幅小3~7倍，阈值电压漂移小5~9倍)。本文进一步实现了基于上述技术的柔性CMOS NOT门，并演示了550 ℃下的逻辑计算。这项工作有望刺激高温下2D材料性质的基础研究，也为下一代柔性耐恶劣环境的集成电路创造条件。文章以“Flexible High-Temperature MoS2 Field-Effect Transistors and Logic Gates”为题发表在著名期刊ACS Nano上。

图文导读    

图1. 耐高温MoS₂ FET。（a&b）具有h-BN封装和石墨烯电极的MoS₂ FET的示意图。（c）由五片2D材料薄片组成的MoS₂器件的光学显微镜图像。（d）MoS₂和石墨烯电极的AFM形貌图像和高度-位置曲线。（e&f）MoS₂、h-BN和石墨烯的拉曼光谱。（g）MoS₂ FET中h-BN/石墨烯/MoS₂/h-BN异质结构的HRTEM横截面图。

通过在Si/SiO₂衬底上依次机械堆叠底部h-BN层、多层MoS₂层、石墨烯电极和顶部h-BN层来制备MoS₂ FET，然后进行光刻、金属沉积和金属剥离来制备顶栅。将制备的器件在200 ℃的氩气中退火2 h，去除残留物并改善MoS₂-石墨烯的接触。顶部和底部h-BN形成耐热封装结构，因为h-BN是一种很有前途的耐热保护层。此外，底部h-BN层消除了衬底散射，显著提高了MoS₂的电学性能。顶部h-BN也作为栅极介电层。图1c显示了一个典型MoS₂ FET的光学显微镜图像，它由5片2D材料片组成。AFM测量表明，MoS₂沟道和石墨烯电极的厚度分别为~9.3和~9.8 nm(图1d)，顶部和底部h-BN的厚度分别为~35和~18 nm。MoS₂的拉曼光谱清晰地显示出E_2g¹(383 cm^-1)和A_1g(405 cm^-1)的特征峰(图1e)。图1f显示了石墨烯的拉曼G峰(1580 cm^-1)和2D峰(2721 cm^-1)，以及h-BN的E_2g峰(1364 cm^-1)。尖锐的拉曼峰表明了2D材料的高质量。MoS₂ FET的HRTEM横截面图像(图1g)显示，原子级平坦的h-BN/石墨烯/MoS₂/h-BN异质结没有缺陷或气隙，这对于耐高温能力至关重要。    

图2. 耐高温能力。（a）25 ℃(V_ds=0.5 V)时裸MoS₂沟道晶体管的转移曲线。（b&c）不同加热时间下，在250 ℃和500 ℃测量的裸MoS₂沟道晶体管的转移曲线。（d）25 ℃时ALD HfO₂涂层的MoS₂ FET的转移曲线。（e&f）不同加热时间下，在250 ℃和500 ℃测量的ALD HfO₂涂层的MoS₂沟道晶体管的转移曲线。（g）25 ℃时hBN封装的MoS₂ FET的转移曲线。（h&i）不同加热时间下，在250 ℃和500 ℃测量的hBN封装的MoS₂沟道晶体管的转移曲线。    

本文用裸MoS₂沟道和底部h-BN衬底上的石墨烯电极制作晶体管作为对照组。在25 ℃下测量的代表性器件的转移曲线如图2a所示，显示出良好的电学性能。随后，得到了同一器件在250 ℃时的转移曲线，随着加热时间增加，传递曲线明显向右偏移(图2b)。转移曲线的右移是由于温度超过200 ℃时，MoS₂表面产生S空位。氧分子填充S空位，导致p掺杂效应。在较高温度(500 ℃)下，转移曲线先向右移动，然后迅速退化(图2c)。由于空气中的水和氧气，MoS2沟道严重分解，导致转移曲线退化。因此，在高温下裸MoS₂很容易形成S空位(在~250 ℃)，甚至严重分解(在~500 ℃)。通过原子层沉积(ALD)的电介质作为一种耐热层得到了广泛的应用。作为对照组，本文在MoS₂沟道上覆盖了一层厚度为30 nm的ALD沉积的HfO₂薄膜(见图2d)。在250 ℃时，器件的转移曲线也出现了类似的右移(图2e)，表明了S空位的形成和O₂掺杂。在500 ℃下，转移曲线主要向右移动，没有明显的退化(图2f)。因此，ALD沉积的介电层可以在一定程度上保护MoS₂沟道在高温下不被分解。但由于ALD沉积的薄膜中存在缺陷(针孔等)，不能有效防止S空位的形成和O₂掺杂。相比之下，h-BN封装器件的转移曲线表现出优异的稳定性，即使在500 ℃时也没有明显的移动或退化(图2h和i)。这是由于高质量的h-BN晶体具有极低的缺陷密度，以及顶部和底部h-BN层之间的原子级平坦界面，通过阻止氧分子扩散到h-BN/h-BN封装层中，在高温保护中发挥了重要作用。因此，h-BN/h-BN封装在高温下有效地保护了MoS₂沟道。如图2f所示，HfO₂封装器件的初始转移曲线与h-BN封装器件的I_on/I_off比(~0.5)相当(图2i)。然而，随着加热时间增加，由于HfO₂的保护不力，氧分子填补了MoS₂表面的S空位，导致p掺杂效应(图2f)。p型电导率的显著增强导致相对较大的I_on/I_off比，这是不稳定且不可控的。另一方面，h-BN封装器件在高温下稳定并保持MoS₂的本征电学性能。    

图3. 具有hBN封装和石墨烯电极的MoS₂ FET的温度依赖性电学性质。（a）不同温度(V_ds=0.5 V)下的转移曲线。（b）石墨烯电极器件的有效肖特基势垒随栅极电压的变化。（c）不同温度下的开/关比和SS。（d）载流子迁移率随温度的变化。    

然后研究了MoS₂ FET的温度依赖性电学性质。图3a显示了温度从-150 ℃到300 ℃(V_ds=500 mV)时测量的转移曲线。当栅极电压V_gs<0.4 V时，器件的电导率随温度升高而升高，当栅极电压V_gs>0.4 V时，器件的电导率随温度升高而降低，表明MoS₂沟道中存在金属-绝缘体转变(MIT)现象。对于MoS₂器件来说，由于其相对较高的有效质量和较低的介电常数，MoS₂的强库仑相互作用有助于MIT的存在。可以从阿伦尼乌斯图中提取出ϕ_SB,eff。由于栅极电压V_gs小于平带电压V_FB(V_{gs     FB})，因此提取的ϕ_SB,eff与V_gs呈线性关系，随着V_gs>V_FB逐渐变为亚线性关系。因此，通过寻找线性和亚线性区域的交集提取了16.8 meV的肖特基势垒高度(SBH)(图3b)。由于石墨烯的特殊能带结构，低SBH值表明MoS₂/石墨烯界面几乎具有欧姆接触。本文系统地研究了高温环境对MoS₂ FET参数的影响。图3c显示了器件的电流开/关比与温度的关系。开/关比(~10⁷)在低温(<25 ℃)下变化可以忽略不计。在高温下，它随着温度升高而大幅度降低(在300 ℃时为10³)，并且与温度几乎呈线性关系。开/关比的降低是由于高温下通过肖特基势垒的热电子发射增强，导致关断电流显著增加。图3c显示了器件的亚阈值摆幅随温度的变化。小的SS意味着强的栅控效应。在相对较低的温度下(<100 ℃)，SS增加缓慢，几乎与温度呈线性关系。在100 ℃以上，SS迅速增加。MoS₂ FET的SS从-150 ℃时的49.6 mV/dec增加到300 ℃时的304 mV/dec。图3d显示了对数尺度上MoS₂器件的载流子迁移率与温度的关系。载流子迁移率在-50 ℃(-223 K)时随温度升高先升高，μ开始减小，最大值为42 cm² V^-1 s^-1。据报道，由于载流子受声子散射的限制，多层MoS₂的载流子迁移率符合μ~T^-γ表达式，其指数为1.26-1.74。根据实验结果，μ在高温下仍然符合μ~T^-γ的表达式，其指数为γ=1.51，表明MoS₂中的载流子在高温下仍然主要受到声子散射的限制。本文的研究对于理解原子薄MoS₂薄膜在高温下的载流子输运性质和机制具有重要意义。          

图4. 高温下石墨烯和金属电极的比较。（a）在不同温度下(V_ds=0.5 V)测量的Ti电极MoS₂ FET的转移曲线。（b）在不同温度(V_ds=0.5 V)下测量的Au电极MoS₂ FET的转移曲线。（c）在不同温度下得到的I_on,T/I_{on,25 ℃}。（d）石墨烯-MoS₂、Ti-MoS₂和Au-MoS₂的肖特基势垒高度(SBH)值。（e-g）不同温度下三种电极MoS₂ FET的I_on/I_off比、SS和ΔV_th。（h）金属/MoS₂界面的示意图。

为了研究电极对高温MoS₂ FET的影响，本文分别以Ti和Au电极作为对照组制备了器件。Ti和Au分别是典型的小功函数金属(4.3 eV)和较大功函数金属(5.1 eV)，广泛用于MoS₂ FET。为了提高MoS₂电极的接触性能，在200 ℃的氩气气氛中对制备的器件进行了退火处理。图4a给出了代表性Ti电极器件在温度从25 ℃到300 ℃变化时的转移曲线。当V_gs<0.2 V时，漏极电流I_ds随温度升高而增大，当V_gs>0.2 V时，漏极电流I_ds减小，表明Ti-MoS₂接触存在MIT现象，且SBH较低，与石墨烯电极MoS₂ FET相似。有趣的是，Au电极器件没有出现MIT现象(图4b和c)，这可能是由于大的SBH。Au-MoS₂接触的SBH(81.4 meV)大于Ti-MoS₂接触(22.2 meV)，如图4d所示。石墨烯-MoS₂具有最低的SBH(16.8 meV)，表明了极好的接触性能。此外，Au电极器件表现出很强的双极性特性。这是因为当MoS₂与大功函数金属(Au)接触时，金属与MoS₂价带顶部之间的势垒较低，因此更多的空穴被注入到沟道中，导致强p分支。与金属电极相比，具有优良接触性能的石墨烯电极器件具有更好的高温性能。石墨烯电极MoS₂ FET在高温下显示出大1个数量级的开/关比(图4e)。具有不同类型电极的MoS₂ FET的SS值在室温下具有可比性。然而，金属电极器件的SS在高温下增加更为显著(在300 ℃时是石墨烯电极器件的3~7倍，图4f)。随着温度升高，MoS₂ FET的阈值电压(V_th)向左移动。石墨烯电极器件表现出比金属电极器件更小的阈值电压移动(ΔV_th)(在300 ℃时小5-9倍)，表明优异的高温稳定性，如图4g所示。据报道，在金属-MoS₂界面上可能出现共价键、缺陷、界面扩散和原子无序，如图4h所示。此外，Ti可能与MoS₂反应，特别是在高温下，在界面处形成Ti_xS_y和金属Mo。这些因素削弱了MoS₂-金属接触的电学性能，导致SS和ΔV_th的变化(退化)更明显。另一方面，石墨烯是稳定的，很难与MoS₂形成界面扩散或反应形成共价键，使石墨烯电极器件在高温下保持相对稳定的电学性能。因此，石墨烯电极在高温MoS₂ FET中起着重要的作用。    

图5. 基于MoS₂ FET和WSe₂ FET的柔性高温CMOS NOT门。（a）柔性高温CMOS NOT门的光学显微镜图像。（b&c）柔性高温CMOS NOT门的光学图像和示意图。（d）在550 ℃下测得的NOT门的电压传输曲线。

通过在云母衬底上集成MoS₂ FET和h-BN封装/石墨烯电极WSe₂ FET，本文进一步实现了逻辑电路中的基本单元—柔性高温CMOS NOT门(图5a)。该器件具有优异的柔韧性(弯曲半径<5mm，图5b)和弯曲状态下良好的电学性能。如图5c所示，少层WSe₂片和MoS₂片分别作为非栅极的p沟道和n沟道，三个石墨烯电极分别为V_dd、V_out和GND。Pt通用顶栅作为V_in。图5d显示了在550 ℃下工作的典型NOT门的传输曲线。当V_in变为负(逻辑“0”)时，WSe₂ FET被打开，MoS₂ FET被关闭。因此，V_dd主要分布在MoS₂ FET上，V_out≈V_dd(逻辑“1”)。相反，正V_in(逻辑“1”)关闭WSe₂ FET并打开MoS₂ FET。V_dd主要分布在WSe₂ FET上，因此V_out≈0 V(逻辑“0”)。与室温性能相比，在550 ℃时，由于WSe₂ FET和MoS₂ FET的SS值升高，栅控效应减弱，因此NOT门需要更大的ΔV_in才能在逻辑“1”和“0”之间切换V_out。

总结与展望

本文实现了具有h-BN/h-BN封装和石墨烯电极的高温MoS₂ FET。在h-BN/h-BN结构的保护下，该器件可以在比目前最先进高温MoS₂器件更高的温度下(≥500 ℃)存活。与相对低温的情况不同，MoS₂ FET的开/关比和亚阈值摆幅在高温下表现出剧烈的变化。在高温下，载流子迁移率仍然符合μ~T^-γ表达式，表明载流子输运受到声子散射的限制。与传统金属电极相比，石墨烯电极器件在高温下表现出优越的性能(开/关比大1个数量级，SS小3~7倍，阈值电压移动小5~9倍)。本文进一步制作了基于MoS₂ FET和WSe₂ FET的柔性CMOS NOT门，并在550 ℃下实现了逻辑计算。这项工作将促进2D材料高温性质的基础研究，为下一代柔性高性能耐高温集成电路的开发创造条件。    

文献信息

Flexible High-Temperature MoS₂ Field-Effect Transistors and Logic Gates

（ACS Nano, 2024, DOI:10.1021/acsnano.3c13220）

文献链接：https://pubs.acs.org/doi/10.1021/acsnano.3c13220