研究背景

　　硅基金属-氧化物-半导体场效应晶体管（MOSFET）的缩放将显著提高器件性能并降低其功耗。但是，MOSFET的亚阈值摆幅（SS）在室温下被限制为大于60 mV/dec，这将不支持电源电压的进一步缩放。为了改善电学性能和功耗，需要较低的SS。目前，已经提出并广泛研究了一些具有新兴原理的新FET技术，例如隧穿FET（TFET）和负电容FET（NCFET），利用电子的带间隧穿效应和负电容铁电体的电压放大效应来实现更陡的SS。但是，这两种技术都具有限制其实际应用的缺点。例如，在TFET中通过带间隧穿将载流子注入到沟道中，从而极大地抑制了器件的驱动电流。对于NCFET，铁电体在电场中易于极化，这会使器件的工作状态不稳定，并且在其I-V曲线中可能会有迟滞现象。最近，提出了狄拉克源FET（DSFET），可以在室温下使SS低于60 mV/dec而又不影响晶体管性能的其他方面，因此引起了广泛关注。

　　成果介绍

　　有鉴于此，近日，复旦大学微电子学院周鹏教授和刘春森博士（共同通讯作者）等通过采用最近提出的狄拉克源场效应晶体管（DSFET）技术，首次实验演示了MoS2/石墨烯（1。8 nm/0。3 nm）DSFET，并且在室温下观察到陡峭的SS为37。9 mV/dec，几乎没有迟滞。此外，通过引入全栅环绕（GAA）结构，MoS2/石墨烯DSFET的SS更陡，为33。5 mV/dec，归一化驱动电流增加40％，最高可达52。7 μA·μm/μm（VDS=1 V），电流开/关比为108，显示出低功率和高性能电子应用的潜力。文章以“A Steep-Slope MoS2/Graphene Dirac-Source Field-Effect Transistor with a Large Drive Current”为题发表在著名期刊Nano Letters上。

　　图文导读

　　图1。 陡坡MoS2/Gr DSFET的示意图。（a）常规MOSFET普通金属源中的连续常数态密度DOS（E），玻尔兹曼分布电子密度n（E）以及电子注入。（b）在DSFET的Dirac源中，态密度DOS（E）的线性变化，电子密度n（E）随能量减少超指数地降低以及电子注入。（c）常规MOSFET和DSFET之间性能比较的示意图。（d）MoS2/Gr DSFET的结构示意图。（e）截止状态的能带图。

　　在常规MoS2 MOSFET中，普通金属源极（例如Au）在费米能级EF附近具有连续的恒定DOS。因为电子遵循费米-狄拉克分布函数f（E），所以源极电子密度n（E）表现出近似的玻尔兹曼分布，并且在EF上方有长的热拖尾，如图1a所示。因此，该晶体管在室温下的SS热电子极限为60 mV/dec，从而限制了其对电源电压的进一步缩放。当DOS随能量线性降低的狄拉克材料用作MoS2 MOSFET的源极材料时，EF之上的电子密度n（E）将随着能量增加而呈指数下降，如图1b所示。与常规MOSFET相比，这种狄拉克源极大地减少了较长的热拖尾，并有助于实现更陡峭的SS（图1c）。而且，这种新机制不会衰减DSFET的驱动电流，因为源极中的电子仍通过热发射注入到沟道中。图1d是MoS2/Gr DSFET的结构示意图。少层n型MoS2用作沟道材料，而单层p型Gr用作源极材料，这满足了DSFET的设计要求。同样，由于hBN与MoS2沟道的完美界面，被选作栅极电介质。此外，为了减少外部环境对器件性能的影响，在表面添加了封装hBN层。如图1e所示，Gr源和MoS2沟道之间有一个势垒（？B），可以通过栅极电压（VG）对其进行调制。当VG适当地负偏置使势垒高度高于源极的高能电子时，大多数电子无法从源极注入到沟道中，并且该器件处于截止状态（图1e）。在VG增大的导通过程中，势垒高度逐渐减小，势垒顶部Gr源的DOS线性增加，从而导致势垒上的电子密度超指数增加，产生陡峭的SS。

　　图2。 MoS2/Gr DSFET的结构表征和电学性能。（a）器件的俯视OM图像。（b）拉曼表征。（c）横截面高分辨TEM图像和相应的EDS成像。（d）器件在不同VG下的输出特性曲线，表明其良好的欧姆接触。（e）器件的正向和反向转移特性曲线。（f）提取的SS与IDS，最小SS为37。9 mV/dec。

　　图2a给出了Al2O3/Si衬底上MoS2/Gr DSFET的OM图像。图2b显示了Gr和MoS2的拉曼光谱，证明了单层Gr和三层MoS2。图2c是器件源极的TEM图像和EDS元素成像，其中Gr位于MoS2沟道上方，而Gr/MoS2异质结夹在顶部hBN封装层和底部hBN栅极电介质之间。如TEM图像所示，顶部和底部hBN的厚度相似，约为5 nm，而MoS2和Gr分别为三层和单层。此外，由于使用了无残留的干法转移，各层之间的界面清洁无污染。器件的基本电学性能如图2d-f所示。图2d显示了栅极电压VG在-2 V至2 V之间变化时器件的输出特性，漏极电流IDS与漏极电压VDS表现出良好的线性关系，这表明MoS2沟道与漏/源极之间的欧姆接触良好。图2e显示了在0。5 V的漏极偏置下器件的正向和反向转移特性曲线。由于MoS2沟道和hBN之间具有完美的无悬挂键和无污染的界面，因此正向和反向转移特性曲线几乎相同，只有3 mV的很小差异。根据转移特性曲线，计算出相应的SS，如图2f所示。可以看到，在MoS2/Gr DSFET中成功打破了SS的热电子极限（室温下60 mV/dec），并且最小SS（SSmin）达到37。9 mV/dec。

　　图3。 具有GAA结构的MoS2/Gr DSFET的结构示意图和电学性能。（a）具有GAA的MoS2/Gr DSFET的示意图。（b）截面结构图。（c）当施加正栅极电压时，在沟道中产生的电荷分布示意图。（d）平面MoS2/Gr DSFET和GAA MoS2/Gr DSFET的转移特性曲线和输出特性曲线。（e）SS与IDS。（f）最小SS和归一化驱动电流的比较。

　　GAA是指晶体管结构中栅极完全围绕沟道，可以实现出色的栅极可控性并增加有效沟道宽度。近年来，先进的GAA技术已经引起了学术界和工业界的广泛关注，被认为是5 nm以下技术节点的良好选择。在这项工作中，为了进一步提高MoS2/Gr DSFET的性能，通过引入GAA的结构对器件进行了优化。优化的器件结构图如图3a和b所示，其中MoS2沟道被hBN电介质包围，hBN被栅电极包围。值得注意的是，与平面栅极结构相比，GAA结构使栅极不仅可以从一侧控制沟道，而且还可以从所有侧控制沟道，从而可以在正栅极电压下在沟道的所有侧面生成载流子（图3c）。从图3d所示的转移特性曲线和输出特性曲线可以看出，与普通的平面DSFET相比，GAA DSFET的驱动电流增加了40％。此外，由于GAA器件的栅极可控性也得到了改善，因此与平面MoS2/Gr DSFET相比，具有GAA的MoS2/Gr DSFET具有更陡的SS，如图3e所示。同样，最小SS进一步降低到33。5 mV/dec。在图3f中，总结了先前报道的高性能MoS2 FET，比较了它们在SS和驱动电流方面的性能。MoS2/Gr GAA DSFET在SS和驱动电流方面具有更加平衡的性能，因此在低功率和高性能电子应用中显示出令人鼓舞的潜力。

　　图4。 Gr厚度和温度对DSFET SS的影响。（a）单层Gr和多层Gr的能带图。（b）以不同厚度Gr为源的MoS2 FET的SS与IDS。（c）SS与Gr层数关系。（d）温度对Gr狄拉克源电子密度n（E）影响的示意图。（e）不同温度下（50至300 K），MoS2/Gr DSFET的转移特性曲线。（f）平均SS与温度的关系。

　　当将Gr用作MoS2 FET的源极材料时，Gr的DOS应随能量E线性变化，这意味着必须选择具有线性能带色散的单层Gr（如图4a所示）作为源极材料。对于多层Gr而言，由于其能带不再具有线性色散，并且甚至在其价带和导带之间可能存在小的重叠，因此其在费米能级EF附近的电子密度n（E）不会集中在狭窄的范围内，不适合作为狄拉克源。在此，为了进一步验证该机理，准备了几批不同厚度Gr作为源极材料的MoS2 FET。图4b和c显示了电学测量的结果，可以看到，以多层Gr为源极的MoS2 FET的SS比具有单层Gr狄拉克源的MoS2/Gr DSFET高得多，并且未能打破室温下SS的热电子极限，这与理论非常一致。还研究了温度对MoS2/Gr DSFET中SS的影响。SS与温度之间的关系取决于载流子注入方式。当源极中的载流子通过热辐射注入沟道时，SS将随温度线性变化。当通过带间隧穿将载流子注入沟道时，SS几乎与温度无关。在MoS2/Gr DSFET中，由于源极中的电子仍然通过热发射注入到沟道中，如图4d所示，其SS也应该与温度成线性关系。在温度变化测量中，MoS2/Gr DSFET的特性曲线在50至300 K的不同温度下测量（图4e），提取的SS如图4f所示，显示出预期对温度的线性依赖。

　　总结与展望

　　本文基于源极DOS工程化方法，制备了以p型Gr为狄拉克源的MoS2/Gr DSFET。该器件在室温下陡峭的SS为37。9 mV/dec，并且几乎没有滞后（仅3 mV）。通过引入GAA结构进一步优化了该器件，最终实现了33。5 mV/dec的更陡峭SS和高达52。7 μA·μm/μm（VDS=1 V）提高了40%的归一化驱动电流。这种具有陡峭SS和大驱动电流的MoS2/Gr DSFET有望用于未来的电子应用，而结合狄拉克源和GAA结构的策略为开发低功率和高性能电子器件提供了新思路。

　　文献信息

　　A Steep-Slope MoS2/Graphene Dirac-Source Field-Effect Transistor with a Large Drive Current （Nano Lett。， 2021， DOI：10。1021/acs。nanolett。0c04657）

　　文献链接：https：//pubs。acs。org/doi/10。1021/acs。nanolett。0c04657